AD 변환기 연재 1편 — 아날로그 신호를 디지털로 바꾸는 핵심 원리

AD 변환기 연재 1편 — 아날로그 신호를 디지털로 바꾸는 핵심 원리

부제: 샘플링, 양자화, 분해능, 입력 범위, SNR까지 — ADC를 설계 관점에서 이해하기

연재를 시작하며

AD 변환기(Analog-to-Digital Converter, ADC)는 센서가 만들어내는 연속적인 전압 신호를 FPGA, MCU, DSP가 처리할 수 있는 디지털 코드로 변환하는 핵심 부품입니다. 카메라와 라인스캔 센서, 압력·온도·진동 계측, 모터 전류 측정, 통신 수신기, 의료 장비 등 거의 모든 계측 시스템에서 ADC가 사용됩니다.

ADC를 제대로 사용하려면 단순히 “12-bit, 65 MSPS” 같은 숫자만 보는 것으로는 부족합니다. 입력 신호의 실제 전압 범위, 공통모드 전압, 샘플링 주파수, 입력 드라이버의 정착 시간, 기준전압의 노이즈, PCB 배선, 디지털 인터페이스 타이밍이 모두 최종 성능에 영향을 줍니다.

이번 5편 연재에서는 ADC를 회로 설계자의 관점에서 단계적으로 살펴봅니다.

1. 1편: ADC의 기초와 핵심 개념
2. 2편: SAR, Pipeline, Flash, Sigma-Delta 등 ADC 아키텍처와 선택 기준
3. 3편: ADC 입력 인터페이스 설계 — 단동, 차동, Common Mode, Level Shift
4. 4편: CCD/Linear Sensor와 고속 ADC 실무 — TCD1209, AD9226 사례
5. 5편: ADC 설계 체크리스트와 Trouble Shooting

1. 왜 AD 변환기가 필요한가?

현실 세계의 대부분의 물리량은 연속적인 아날로그 값입니다. 빛의 세기, 온도, 압력, 전류, 음압, 위치 등은 시간에 따라 연속적으로 변화합니다. 반면 FPGA와 MCU는 0과 1로 표현되는 디지털 값을 처리합니다. ADC는 이 두 영역 사이의 인터페이스입니다.

예를 들어 라인 이미지 센서의 출력이 1.85 V라고 해도 FPGA는 이를 그대로 이해할 수 없습니다. ADC가 이 전압을 12-bit 코드 0~4095 중 하나의 값으로 변환해야 비로소 디지털 필터링, Edge Detection, 보정 연산 등이 가능해집니다.

아날로그 센서 → ADC → Digital Processing이라는 구조는 현대 센서 시스템의 가장 기본적인 Signal Chain입니다.

2. ADC의 두 핵심 과정 — Sampling과 Quantization

ADC 동작은 크게 표본화(Sampling)와 양자화(Quantization)로 나눌 수 있습니다.

2.1 Sampling — 시간축을 잘라 읽는다

아날로그 신호는 연속적으로 변하지만 ADC는 정해진 시간 간격으로만 신호를 측정합니다. 이 간격을 Sampling Period라고 하며, 그 역수가 Sampling Frequency입니다.

Ts = 1 / Fs

예를 들어 20 MSPS ADC라면 1초에 2천만 번 입력을 읽으며, 한 번의 샘플 간격은 50 ns입니다. 여기서 중요한 것은 ADC의 MSPS가 높다고 해서 항상 더 좋은 ADC라는 뜻은 아니라는 점입니다. 필요한 신호 대역폭과 시스템 처리 속도에 맞는 Sampling Rate를 선정해야 합니다.

2.2 Quantization — 전압을 계단 형태의 코드로 바꾼다

Sampling된 전압은 ADC의 비트 수에 따라 유한한 개수의 코드로 표현됩니다. N-bit ADC의 코드 개수는 2^N개입니다.

ADC 분해능	코드 수
8-bit	256
10-bit	1,024
12-bit	4,096
16-bit	65,536

입력 Full-Scale 범위를 V_RANGE라고 하면 이상적인 LSB 크기는 다음과 같습니다.

LSB = V_RANGE / 2^N

예를 들어 2.0 V 입력 범위를 갖는 12-bit ADC라면 1 LSB는 약 0.488 mV입니다. 하지만 이것은 어디까지나 이상적인 코드 폭입니다. 실제 측정 정확도는 ADC의 Noise, INL, DNL, Reference Accuracy, Front-End Noise의 영향을 받습니다.

3. 분해능이 높다고 정확도가 자동으로 높아지는 것은 아니다

12-bit라는 것은 4,096단계로 표현할 수 있다는 의미이지, 실제로 4,096단계를 모두 유효하게 사용할 수 있다는 의미는 아닙니다.

실제 ADC에서는 전원 노이즈, 기준전압 노이즈, Clock Jitter, 입력 Driver Noise 등으로 인해 하위 비트가 흔들릴 수 있습니다. 이 때문에 데이터시트에서는 단순 Resolution 외에 SNR과 ENOB를 중요하게 제시합니다.

• SNR: 유효 신호 대비 잡음의 비율
• ENOB: 실제 성능을 비트 수로 환산한 값
• INL: 이상적인 직선 전달함수와 실제 코드 위치의 차이
• DNL: 각 코드 간 실제 Step 크기의 불균일성

예를 들어 12-bit ADC라도 실제 ENOB가 10.5 bit라면 하위 1~2 bit는 실제 계측 정확도에 큰 의미가 없을 수 있습니다.

4. Nyquist 조건과 Aliasing

Sampling Frequency는 단순히 ADC 처리속도의 숫자가 아니라 측정 가능한 신호 대역폭을 결정합니다.

이상적인 조건에서 입력 신호의 최대 주파수는 Sampling Frequency의 절반보다 낮아야 합니다. 이를 Nyquist 조건이라고 합니다.

Fin < Fs / 2

하지만 실제 회로에서는 Fs/2 바로 아래까지 사용하는 것은 위험합니다. ADC 앞에 Anti-Aliasing Filter를 두어 높은 주파수 성분이 ADC 입력으로 들어가지 않도록 제한해야 합니다.

특히 CCD나 Linear Sensor에서는 Pixel Clock, Reset Pulse, Clamp Pulse에서 발생하는 고주파 성분이 영상신호에 섞이기 쉽습니다. 따라서 “신호 자체의 주파수”와 “센서를 구동하는 Clock Frequency”를 구분하여 생각해야 합니다.

5. Single-Ended와 Differential 입력

Single-Ended 입력

하나의 신호를 GND 또는 일정한 기준전압과 비교하는 방식입니다. 회로가 단순하고 부품이 적지만, 고속·저노이즈 환경에서는 GND Noise와 Common-Mode Noise의 영향을 받기 쉽습니다.

Differential 입력

AIN+와 AIN- 두 신호의 전압 차를 변환하는 방식입니다.

V_DIFF = V_AIN+ - V_AIN-

고속 ADC에서는 Differential 입력이 널리 사용됩니다. 두 신호에 공통으로 들어오는 Noise를 제거하기 쉽고 ADC 내부의 Differential Sampling 구조를 효과적으로 사용할 수 있기 때문입니다.

하지만 Differential이라고 해서 아무 전압이나 입력할 수 있는 것은 아닙니다. 두 입력의 평균인 Common-Mode Voltage와 Differential Full-Scale 범위를 동시에 만족해야 합니다.

6. Common-Mode Voltage가 중요한 이유

Differential ADC에서 두 입력의 평균을 Common-Mode Voltage라고 합니다.

V_CM = (V_AIN+ + V_AIN-) / 2

예를 들어 AIN+=3.0 V, AIN-=2.0 V라면 Differential 신호는 +1.0 V이고 Common-Mode는 2.5 V입니다. 많은 고속 ADC는 이 Common-Mode 조건이 맞아야 정상 성능을 냅니다.

실무에서 흔히 발생하는 실수는 센서의 0~5 V 신호를 Differential Driver에 Gain=1로 바로 넣어 ADC에 전달하는 것입니다. 이 경우 Differential 출력이 너무 커져 ADC가 Full-Scale을 넘거나 Driver가 전원 Rail에 가까워지면서 파형이 왜곡될 수 있습니다.

따라서 센서의 실제 신호 범위에 맞추어 Gain, Attenuation, Level Shift, Common-Mode를 함께 설계해야 합니다.

7. 실제 설계에서 ADC 사양보다 더 중요한 것

ADC를 선정할 때 흔히 Resolution과 Sampling Rate만 먼저 확인하지만 실제 제품에서는 다음 항목이 매우 중요합니다.

• ADC Full-Scale Input Range
• Common-Mode Voltage
• Input Bandwidth와 Sampling Network
• Input Driver의 Settling Time
• Reference Voltage와 Reference Noise
• Clock Jitter
• SNR / ENOB / SFDR
• Digital Output Interface와 FPGA Timing
• Power Supply Decoupling
• Analog/Digital PCB Return Path

고속 ADC에서 문제가 생겼을 때 ADC 자체가 원인인 경우보다 Input Driver, Reference, Clock, PCB Layout이 원인인 경우도 매우 많습니다.

8. TCD1209 + AD9226 사례에서 배우는 핵심

CCD Linear Image Sensor를 ADC와 연결할 때에는 센서 출력의 “유효 영상신호”와 큰 DC Pedestal을 구분해야 합니다. TCD1209와 같은 CCD 출력에서는 Reset/Clamp 구조와 큰 DC 레벨이 존재할 수 있기 때문에, 오실로스코프에서 보이는 전체 1~5 V 파형을 단순히 ADC의 입력범위로 생각해서는 안 됩니다.

예를 들어 Differential Driver를 이용하여 1~5 V를 Gain=1로 변환하면 Differential 신호가 지나치게 커지고, ADC 입력이 Full-Scale을 넘을 수 있습니다. 이런 경우 다음과 같은 방법을 고려합니다.

• DC Offset 제거
• Level Shift
• Attenuation
• CCD 전용 Clamp/CDS 회로
• Single-Ended Debug Path 확보
• Differential Driver의 Gain과 VOCM 재설계

결국 ADC 설계의 핵심은 “ADC가 얼마나 빠른가?”가 아니라 센서에서 나온 실제 신호를 ADC가 가장 잘 변환할 수 있는 형태로 만들어 주는 것입니다.

9. 1편 핵심 정리

• ADC는 Sampling과 Quantization으로 아날로그 신호를 디지털 코드로 변환한다.
• Resolution과 Accuracy는 같은 의미가 아니다.
• Sampling Rate는 신호 대역폭과 함께 판단해야 한다.
• 고속 ADC에서는 Differential 입력과 Common-Mode 설계가 매우 중요하다.
• ADC 입력 앞의 Buffer, Driver, Reference, Filter가 실제 성능을 좌우한다.
• 센서의 DC Level과 유효 Signal Span을 분리해서 이해해야 한다.

다음 편 예고

2편 — ADC 아키텍처의 세계: SAR, Pipeline, Flash, Sigma-Delta는 무엇이 다른가?

다음 편에서는 ADC 내부 구조를 살펴보고, 왜 정밀 계측에는 Sigma-Delta, MCU에는 SAR, 고속 영상·통신에는 Pipeline ADC가 자주 사용되는지 실제 설계 관점에서 비교하겠습니다.

 

태그
#ADC #AD변환기 #AnalogToDigitalConverter #Sampling #Quantization #고속ADC #FPGA #센서인터페이스 #아날로그회로 #차동입력 #SingleEnded #CommonMode #SNR #ENOB #AD9226 #TCD1209 #라인센서 #회로설계 #전자회로 #반도체설계