AD 변환기 연재 3편 — ADC 입력 인터페이스 설계

AD 변환기 연재 3편 — ADC 입력 인터페이스 설계

부제: Single-Ended, Differential, Common-Mode, Level Shift를 회로 관점에서 이해하기

이번 편의 핵심

ADC 자체의 분해능과 샘플링 속도가 아무리 좋아도 입력 인터페이스가 잘못 설계되면 실제 변환 성능은 크게 떨어집니다. 이번 편에서는 센서 신호를 ADC가 가장 잘 받아들일 수 있는 형태로 만드는 방법을 다룹니다. 특히 Single-Ended와 Differential 입력의 차이, Common-Mode 전압, DC Offset 제거, Level Shift, Fully Differential Amplifier, 입력 필터와 보호 회로까지 실제 설계 흐름으로 정리합니다.

1. ADC 입력 회로는 왜 별도로 설계해야 할까?

센서에서 나오는 신호와 ADC가 원하는 신호는 서로 다른 경우가 많습니다. 예를 들어 센서는 1~5 V 범위의 Single-Ended 신호를 출력하지만, ADC는 2.5 V Common-Mode를 중심으로 ±1 V Differential 입력을 요구할 수 있습니다.

이 경우 센서 출력을 ADC에 바로 연결하면 다음 문제가 발생할 수 있습니다.

• ADC Full-Scale 범위를 초과하여 Saturation 발생
• 입력 Common-Mode 범위 이탈
• 센서 출력단에 과도한 부하가 걸려 파형 왜곡
• 고속 ADC의 Sample-and-Hold 입력 Kickback에 의한 왜곡
• GND Noise와 Clock Noise 유입
• 저주파 Offset 또는 큰 DC Pedestal 때문에 유효 Dynamic Range 감소

따라서 ADC 앞에는 단순한 배선이 아니라 입력 Driver, Buffer, Level Shift, Gain 조정, Filter, Protection을 포함한 하나의 Signal Conditioning 회로가 필요합니다.

2. Single-Ended 입력과 Differential 입력

2.1 Single-Ended 입력

Single-Ended 입력은 하나의 신호를 GND 또는 기준전압에 대해 측정하는 방식입니다. 구조가 간단하고 PCB 배선이 쉽다는 장점이 있습니다.

V_ADC = V_IN - V_REF/GND

센서와 ADC가 가까이 있고 신호 대역폭이 낮으며 Noise 환경이 양호하다면 Single-Ended 방식이 충분할 수 있습니다. 그러나 고속 ADC나 긴 배선 환경에서는 GND Potential Difference와 Common Noise의 영향을 받기 쉽습니다.

2.2 Differential 입력

Differential 입력은 두 입력 AIN+와 AIN-의 차이를 변환합니다.

V_DIFF = V_AIN+ - V_AIN-

두 선에 동일하게 유입되는 Common-Mode Noise는 이상적으로 서로 상쇄되므로 고속, 고정밀 시스템에 유리합니다. 특히 Pipeline ADC나 고속 SAR ADC는 Differential 입력을 사용하는 경우가 많습니다.

다만 Differential이라는 이유만으로 신호 두 개를 반대 위상으로 만들면 끝나는 것은 아닙니다. 반드시 차동 전압 범위와 Common-Mode 전압을 동시에 만족해야 합니다.

3. Common-Mode Voltage — 가장 많이 놓치는 조건

Differential ADC의 두 입력 평균값을 Common-Mode Voltage라고 합니다.

V_CM = (V_AIN+ + V_AIN-) / 2

예를 들어 AIN+=3.0 V, AIN-=2.0 V라면 차동전압은 +1.0 V이고 Common-Mode는 2.5 V입니다.

ADC 입력단은 단순 비교기가 아니라 내부 Sample-and-Hold, Switch, Capacitor 구조를 포함하므로 지정된 Common-Mode 범위를 벗어나면 선형성, SNR, THD가 악화되거나 입력 회로가 정상적으로 동작하지 않을 수 있습니다.

핵심: Differential ADC에서는 “두 입력의 차이”와 “두 입력의 평균”을 동시에 설계해야 합니다.

4. Level Shift와 DC Offset 제거

센서 신호에는 유효 신호 외에 큰 DC 성분이 포함될 수 있습니다. CCD나 일부 광센서의 경우 출력이 수 V의 DC Pedestal 위에서 움직입니다. 이 신호를 그대로 ADC Full-Scale에 맞추려 하면 유효 Dynamic Range를 크게 낭비할 수 있습니다.

예를 들어 센서 출력이 1~5 V이고 실제 관심 신호가 3 V를 중심으로 움직인다고 가정해 봅시다. 이때 다음과 같이 기준전압을 빼면 다루기가 쉬워집니다.

V_SIGNAL = V_OS - V_BIAS

VBIAS가 3.0 V라면 1~5 V는 -2~+2 V가 됩니다. 이후 0.5배 감쇠하면 -1~+1 V가 되어 2 Vp-p Differential 입력 범위에 쉽게 맞출 수 있습니다.

이런 처리는 크게 두 가지 방식으로 구현할 수 있습니다.

• Active Level Shift: OP Amp 또는 Fully Differential Amplifier를 이용해 기준전압을 빼는 방식
• AC Coupling: 직렬 Capacitor로 DC 성분을 차단한 뒤 Bias를 다시 부여하는 방식

정밀 센서나 CCD에서는 평균값 변화에 따른 Baseline Wander 문제가 생길 수 있으므로 단순 AC Coupling보다 Active Level Shift나 Clamp/CDS 방식이 더 안정적인 경우가 많습니다.

5. Fully Differential Amplifier의 역할

Single-Ended 센서 신호를 Differential ADC에 연결할 때 자주 사용하는 부품이 Fully Differential Amplifier(FDA)입니다. 대표적으로 AD8138과 같은 계열이 있습니다.

FDA는 다음 기능을 동시에 수행할 수 있습니다.

• Single-Ended → Differential 변환
• Gain 설정
• Common-Mode 출력 설정
• ADC Sample-and-Hold 입력 구동
• 양쪽 출력 임피던스 균형 유지

일반적인 관계는 다음과 같이 생각할 수 있습니다.

V_DIFF_OUT ≈ Gain × (V_IN - V_BIAS)

그리고 두 출력의 평균은 VOCM 입력에 의해 설정됩니다.

(V_OUT+ + V_OUT-) / 2 ≈ V_OCM

예를 들어 VBIAS=3.0 V, Gain=0.5, VOCM=2.5 V라면 센서 입력 1~5 V를 ADC에서 다루기 좋은 Differential 범위로 변환할 수 있습니다.

6. Input Driver 설계에서 저항값이 중요한 이유

FDA의 Gain은 저항비에 의해 결정되지만, 단순히 원하는 이득만 맞춘다고 끝나지 않습니다.

저항값이 너무 크면 Thermal Noise가 증가하고 ADC 입력 Capacitor와 RC Pole을 만들 수 있습니다. 반대로 너무 작으면 Sensor나 OP Amp에 과도한 부하가 걸리고 전력 소모가 커질 수 있습니다.

고속 ADC에서는 보통 수백 Ω~수 kΩ 범위에서 저항값을 선택하는 경우가 많지만, 정확한 값은 Driver의 안정성, 출력전류, ADC 입력 구조, 필요한 대역폭에 따라 결정해야 합니다.

또한 두 경로의 저항비가 맞지 않으면 Differential Balance가 깨지고 Common-Mode Error나 CMRR 악화가 발생할 수 있습니다.

7. 입력 Filter는 어디에 넣어야 할까?

ADC 입력 직전의 작은 RC Network는 매우 중요합니다. 이 회로는 다음 역할을 합니다.

• 고주파 Noise 억제
• ADC Sampling Kickback 완화
• Anti-Aliasing 보조
• Driver와 ADC 간 Isolation

그러나 Capacitor가 너무 크면 Settling이 느려져 고속 신호를 왜곡할 수 있습니다. 특히 Pixel Clock 기반 센서에서는 한 Pixel 안에서 신호가 충분히 안정화되어야 하므로 RC Time Constant를 반드시 계산해야 합니다.

실무에서는 ADC 데이터시트의 권장 Input Network를 출발점으로 삼고, Sensor Bandwidth와 Sampling Timing에 맞추어 조정하는 것이 좋습니다.

8. Protection 회로와 신호 품질의 균형

산업용 장비에서는 ADC 입력 보호도 필요합니다. 그러나 보호소자를 과도하게 넣으면 Junction Capacitance와 Leakage 때문에 고속 신호 품질이 나빠질 수 있습니다.

일반적으로 고려할 수 있는 요소는 다음과 같습니다.

• Series Resistor
• Low-Capacitance ESD Diode
• Clamp Diode
• TVS — 외부 Connector 쪽

고속 ADC 입력 바로 옆에는 가능한 한 저용량 보호소자를 사용하고, 큰 Surge 에너지는 Connector 쪽에서 먼저 처리하는 계층형 Protection이 유리합니다.

9. 실제 사례 — TCD1209 OS → AD9226

TCD1209과 같은 CCD Line Sensor의 OS 출력에서는 큰 DC Level과 Pixel Signal이 함께 나타납니다. 이 신호를 Gain=1로 바로 AD8138에 넣으면 Differential 출력이 지나치게 커져 AD9226 입력 범위를 초과할 수 있습니다.

예를 들어 OS가 1~5 V이고 기준 중심값이 약 3 V라면 다음 흐름이 더 안정적입니다.

TCD1209 OS (1~5 V)
→ High-Z Buffer
→ VBIAS 약 3 V 기준으로 DC Offset 제거
→ Gain 약 0.5
→ AD8138 Differential 변환
→ VOCM 약 2.5 V
→ AD9226

이 경우 ADC 입력은 약 2.5 V Common-Mode를 중심으로 움직이게 만들 수 있고, 차동 신호 범위를 ADC Full-Scale에 맞출 수 있습니다.

개발 단계에서는 Raw OS, Buffer 출력, AIN+, AIN-, ADC Digital Data에 각각 Test Point 또는 ILA 관측 포인트를 두어 어느 단계에서 파형이 변형되는지 확인하는 것이 매우 효과적입니다.

10. ADC 입력 인터페이스 설계 절차

1. 센서 신호를 실제로 측정한다. 최소/최대, DC Offset, 주파수, Slew Rate, Noise를 확인한다.
2. ADC 데이터시트를 확인한다. Full-Scale, Common-Mode, Input Impedance, Sampling 구조를 확인한다.
3. 필요한 Gain과 Offset을 계산한다. 센서 Dynamic Range가 ADC Dynamic Range에 최대한 맞도록 한다.
4. Single-Ended 또는 Differential 구조를 선택한다. 거리, Noise, 속도, PCB 구조를 고려한다.
5. Driver를 선정한다. Bandwidth, Slew Rate, Settling Time, Output Current를 확인한다.
6. RC Filter와 Protection을 추가한다. 신호 왜곡이 없는 범위에서 적용한다.
7. 실제 파형을 측정한다. ADC 입력 핀 바로 앞에서 AIN+, AIN-, VCM, VDIFF를 확인한다.
8. Digital Code까지 검증한다. FPGA ILA 또는 Logic Analyzer에서 Code 변화와 Saturation을 확인한다.

11. 실무 체크 포인트

• Sensor의 “전체 출력 범위”와 “유효 Signal Span”을 구분했는가?
• ADC Full-Scale을 초과하지 않는가?
• Common-Mode 전압이 허용범위 내에 있는가?
• Driver가 ADC의 Dynamic Input Load를 충분히 구동하는가?
• Settling Time이 Sampling Window보다 충분히 짧은가?
• Reference와 Common-Mode 전원이 충분히 Low Noise인가?
• Input RC Filter가 신호를 지나치게 느리게 만들지 않는가?
• ADC 입력 직전에서 실제 파형을 Oscilloscope로 확인했는가?

12. 3편 핵심 정리

• ADC 입력 회로는 단순 연결이 아니라 Signal Conditioning 회로이다.
• Single-Ended는 단순하고 저렴하지만 Noise에 상대적으로 취약하다.
• Differential 입력에서는 VDIFF와 VCM을 동시에 맞춰야 한다.
• 큰 DC Offset은 Level Shift 또는 DC Subtraction으로 제거하는 것이 유리하다.
• FDA는 Gain, Differential 변환, Common-Mode 설정을 동시에 수행할 수 있다.
• Driver의 Settling, RC Filter, 보호소자의 Capacitance가 실제 성능에 큰 영향을 준다.
• 최종 검증은 반드시 ADC 입력 핀의 실제 파형과 Digital Code를 함께 봐야 한다.

다음 편 예고 — 4편

CCD/Linear Sensor와 고속 ADC 실무 — TCD1209, AD9226, FPGA Interface 사례

다음 편에서는 실제 Linear Image Sensor 신호를 어떻게 읽고, ADC Clock과 Pixel Clock을 어떻게 맞추며, ADC의 12-bit 병렬 데이터를 FPGA에서 어떻게 Capture하고 ILA로 디버깅하는지까지 하나의 실전 Signal Chain으로 연결해 보겠습니다.

 

태그
#ADC #AD변환기 #ADC입력회로 #SingleEnded #Differential #차동입력 #공통모드 #CommonMode #LevelShift #DCOffset #AD8138 #AD9226 #TCD1209 #CCD #LinearSensor #FPGA #아날로그회로 #센서인터페이스 #고속ADC #SignalConditioning #입력드라이버 #회로설계 #전자회로 #필터 #ESD보호